توپولوژی درایو سرعت قابل تنظیم ۳-فاز مقاوم در برابر خطا با سرکوب ولتاژ حالت مشترک فعال

قیمت: 41,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

توپولوژی درایو سرعت قابل تنظیم ۳-فاز مقاوم در برابر خطا با سرکوب ولتاژ حالت مشترک فعال

عنوان لاتین

A Fault Tolerant 3-phase Adjustable Speed Drive Topology with Active Common Mode Voltage Suppression

در این مقاله یک توپولوژی درایو سرعت قابل تنظیم مقاوم در برابر خطا (ASD) معرفی شده است. توپولوژی ASD متعارف برای بررسی موارد زیر تغییر داده شده است: a) آسیب‌پذیری درایو نسبت به خرابی دستگاه نیمه هادی b) افت ولتاژ ورودی c)‌ آسیب‌پذیری موتور در برابر اثرات پیشفازی طولانی و d) دستیابی حداقل‌سازی فعال حالت مشترک (CM) ولتاژ اعمال شده به ترمینال‌ های موتور. این اهداف با در نظر گرفتن پایه اینورتر IGBT کمکی، سه دیود کمکی و مدار جداسازی، پیکربندی مجدد مدار محقق شده است. طراحی و بهره‌برداری از تغییرات توپولوژی پیشنهاد شده برای حالت‌های مختلفی شرح داده شده است. (A) حالت خرابی، (B) حالت سرکوب حالت مشتر فعال و (C) حالت جبران کمکی افت (ASC). در صورت بروز خطا و افت، جداسازی و پیکربندی مجدد سخت‌افزار با روش‌های کنترل شده با استفاده از تریستورهای ترایاک/ ضد-موازی انجام شده است. در عمل عادی، پایه کمکی برای سرکوب فعالانه ولتاژ CM کنترل می‌شود. برای خرابی‌های IGBT اینورتر (اتصال کوتاه و مدار باز)، پایه کمکی به عنوان پایه اضافی استفاده می‌شود. در طول افت ولتاژ، پایه کمکی همراه با دیودهای کمکی به عنوان مبدل تقویت کننده عمل می‌کند. استراتژی کنترل شکل‌دهی جریان برای حالت ASC پیشنهاد شده است. تجزیه و تحلیل دقیق عملکرد CM از توپولوژی پیشنهادی ارائه شده است و معیار شایستگی جدیدی، نسبت اعوجاج حالت مشترک (CMDR) برای مقایسه تضعیف ولتاژ CM با توپولوژی ASD معمول ارائه شده است. روش طراحی فیلتر خروجی تشریح شده است. یک نمونه طراحی برای یک سیستم ASD ۸۰ کیلو وات ارائه شده و نتایج شبیه‌سازی طرح پایه کمکی پیشنهادی مبتنی بر تحمل خرابی را تایید می‌کند. نتایج تجربی از یک نمونه اولیه مقیاس¬بندی شده در یک اسب بخار در این مقاله مورد بررسی قرار گرفته است.

A fault tolerant adjustable speed drive (ASD) topology is introduced in this paper. A conventional ASD topology is modified to address: a) drive vulnerability to semiconductor device faults b) input voltage sags c) motor vulnerability to effects of long leads and d) achieve active minimization of common mode (CM) voltage applied to the motor terminals. These objectives are attained by inclusion of an auxiliary IGBT inverter leg, three auxiliary diodes, and isolation - reconfiguration circuit. The design and operation of the proposed topology modifications are described for different modes; (A) Fault mode, (B) Active Common Mode Suppression mode and (C) Auxiliary Sag Compensation (ASC) mode. In case of fault and sag, the isolation and hardware reconfiguration are performed in a controlled manner using triacs/anti-parallel thyristors. In normal operation, the auxiliary leg is controlled to actively suppress CM voltage. For inverter IGBT failures (short circuit and open circuit), the auxiliary leg is used as a redundant leg. During voltage sags, the auxiliary leg along with auxiliary diodes is operated as a boost converter. A current shaping control strategy is proposed for the ASC mode. A detailed analysis of CM performance of the proposed topology is provided and a new figure of merit, Common Mode Distortion Ratio (CMDR) is introduced to compare the attenuation of CM voltage with that of a conventional ASD topology. The output filter design procedure is outlined. A design example is presented for an 80 kW ASD system and simulation results validate the proposed auxiliary leg based fault tolerant scheme. Experimental results from a scaled prototype rated at 1 hp are discussed in this paper.