پشتیبانی تراشه برای تأیید نرم افزار و اشکال زدایی در سیستم های چند هسته ای تعبیه شده

قیمت: 41,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

پشتیبانی تراشه برای تأیید نرم افزار و اشکال زدایی در سیستم های چند هسته ای تعبیه شده

عنوان لاتین

On-chip support for software verification and debug in multi-core embedded systems

چالش های آزمایش سیلیکون و اشکال زدایی مدارهای مجتمع پیچیده به خوبی درک شده است. که این مدارها شامل هسته های پردازش چندگانه ای هستند که افزایش چشمگیر در پیچیدگی تأیید و اشکال زدایی نرم افزار مرتبط است؛ با توجه به این نکته که این پیچیدگی ناشی از کمبود ذاتی ناشی از سیگنال های داخلی است که ادغام به وجود می آورد. روند به روز شده با تکیه بر رابط های تست سیلیکون برای دسترسی به سیگنال های داخلی مورد نیاز برای تأیید صحت نرم افزار و اشکال زدایی می باشد. با این حال، بحث برانگیز است که آیا این برای سیستم های آنی یا طرح های آینده با افزایش هسته های پردازنده کافی است. این مطالعه، بررسی تأیید فناوری در تراشه ها و تأیید صحت نرم افزارها را در طرحهای فعلی و پیشنهادات پیشرفت ها در این زمینه بررسی می کند. همانطور که بسیاری از این تکنولوژی در درجه اول برای آزمایش سیلیکون در نظر گرفته شده است، از نظر پهنای باند I/O فاقد آن است، که محدودیت قابل توجهی برای تأیید نرم افزار و اشکال زدایی است. نویسندگان روش جایگزین خود را برای استفاده از یک کمک پردازنده در تراشه و مدار اشکال زدایی (دیباگ) برای رفع این محدودیت اصلی پیشنهاد کردند؛ و یک برنامه تعبیه شده که در آن این رویکرد به طور موفقیت آمیزی برای نظارت بر الزامات زمانبندی و شناسایی خطاها مورد استفاده قرار گرفت را توصیف نمودند. نویسندگان همچنین نحوه اعمال این رویکرد را به عنوان یک راه حل معماری برای تایید رسمی زمان اجرا مشخص کردند.

The challenges in silicon testing and debug of complex integrated circuits are well understood. Where these circuits include multiple processor cores there is also a dramatic increase in the complexity of verifying and debugging the associated software; with much of this complexity being because of the inherent lack of visibility over internal signals which integration brings. The trend to-date has been to rely upon silicon test interfaces to provide access to internal signals required for software verification and debug. However, it is questionable whether this is sufficient for real-time systems or future designs with increasing processor cores. This study examines the on-chip technology supporting software verification and debug in current designs and proposes enhancements in this area. As much of this technology is primarily intended for silicon test it is lacking in terms of I/O bandwidth, which is a significant limitation for software verification and debug. The authors propose their alternative approach of using an on-chip coprocessor and debug circuitry to address this principal limitation; and describe an embedded application where this approach was successfully applied to monitor timing requirements and detect failures. The authors also outline how this approach could be applied as an architectural solution for formal runtime verification.