زیرسازی خودکار مربوط به نظارت لحظه ای سیستم های روی تراشه چند هسته ای

قیمت: 40,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

زیرسازی خودکار مربوط به نظارت لحظه ای سیستم های روی تراشه چند هسته ای

عنوان لاتین

An Automated Infrastructure for Real-Time Monitoring of Multi-Core Systems-on-Chip

ضرورت های مروبط به توسعه ی بازگشتی سیستم های روی تراشه ی چند هسته ای امروزه به سطحی پیشرفت کرده اند که در آن تعدادی از تکنیک هایی که اصول متفاوتی دارند باید در زمان کوتاهی اجرا شوند. ترکیب های اشکال زدایی خنثی سیستم های روی تراشه و تصدیق فعال پیشامد-محور کاملا متداول می باشند. بالاتر از همه ی این ها، ما یک زیرساختار تصدیق شدیدا انعطاف پذیر ارائه می دهیم که در آن پارامترهای نظارت می توانند در حالی که خود اندازه گیری انجام می پذیرد، بصورت لحظه ای قابل دسترسی باشند. به جای صرفا مشاهده ی مولفه هایی که در حالت توسعه می باشند، زیرسازی پیشنهادی طراح را قادر می سازد تا با پارامترهای سیستم لحظه ای یا نرم افزار کاربردی تعامل داشته، بر آن نظارت داشته و آن ها را تطبیق دهد. این مقاله جایگزین های ریزساختاری مختلف را جهت پشتیبانی کافی از نظارت لحظه ای انعطاف پذیر بوسیله ی مانیتورهای قابل آرایش سخت افزاری که می توانند انتزاع های اطلاعاتی ارائه دهند، بررسی می کند. ارزیابی کمی روش پیشنهادی در رابطه با سیستم روی FPGA نتایجی ارائه می دهد که می توانند بعنوان دستورالعمل هایی برای طراحان سطح سیستم عمل کرده و نیاز برای فیلترهای انعطاف پذیر و در عین حال موثر برای نظارت های لحظه ای درون SOC های چند هسته ای پیچیده را اثبات می کنند.

Requirements for rapid turnaround development of complex multi-core Systems-on-Chip nowadays have advanced to the level at which a number of different in principle validation techniques have to be performed in short time. Quite common are hybrids of passive debugging of Systems-on-Chip and eventdriven active verification. On top of these, we present a novel highly flexible verification infrastructure, in which parameters of monitoring can be accessible in real-time while the measurement itself is being performed. Instead of simply observing components under development, the proposed infrastructure enables the designer to interact, monitor and adjust in real-time system parameters or application software. This paper explores different microarchitecture alternatives to efficiently support flexible realtime monitoring via hardware configurable monitors which can provide abstractions of the information. A quantitative evaluation of the proposed methodology on a system-on-FPGA provides results that can serve as guidelines for system-level designers, proving the need for flexible and at the same time efficient filters for real-time monitors inside complex multi-core SoCs.