اسکالرهای RNS 2n برای مجموعه های چهار پیمانه بسط یافته

قیمت: 43,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

اسکالرهای RNS 2n برای مجموعه های چهار پیمانه بسط یافته

عنوان لاتین

2n RNS Scalers for Extended 4-Moduli Sets

مقیاس بندی یک عملیات حساب مهم کلیدی است و انجام آن در سیستم های اعداد باقیمانده (RNS) دشوار است. این مقاله یک رویکرد جامع را برای طراحی اسکالرهای کارآمد و دقیق RNS 2n برای کلاس های مهم مجموعه های پیمانه ای پیشنهاد می کند. این کلاس ها شامل مجموعه 3 پیمانه سنتی می شوند اما مدول نمای توان دو با یک مقدار متغیر x({2n-1,2^▁(n+x),2n+1}) و هر مجموعه بسط یافته با مدول اضافی m4 x({2n-1,2^▁(n+x),2n+1[,▁(m_4 )]}) زیاد می شود. این رویکرد پیشنهادی مقیاس بندی را در فرمول سازی قضیه باقی مانده چینی و سیستم مبنایی ترکیبی بسترسازی می کند و ویژگی های مجموعه های پیمانه هدف را برای انجام صریح مقیاس بندی در دامنه RNS به کار می گیرد. این قضیه با انجام سلسله مراتبی در هر کانال بدون نیاز به تبدیل های معکوس و رو به جلو انجام می شود. معماری های VLSI بدون حافظه ساده بر اساس فرمول های به دست آمده پیشنهاد می شوند. ارزیابی نسبی حاکی از آن است که نه تنها این معماری ها جامع بوده و برای سیستم های قابل پیکربندی مناسب هستند، بلکه نسبت به حالت پیشرفته مرتبط در عبارات عملکرد و انرژی کارآمدتر هستند. نتایج آزمایشگاهی به دست آمده برای تکنولوژی CMOS ASIC 90 nm پیشرفت ها در محصول تاخیر- حوزه را نشان می دهند؛ که با توجه به محدوده پویا از 57 درصد تا 146 درصد به ترتیب با اسکالرهای پیشنهادی برای مجموعه 3 پیمانه تقویت شده (محدوده پویا 4n-1 بیت) و یک مجموعه 4 پیمانه بسط یافته (محدوده پویا 6n بیت) نرمالسازی می شود. این اسکالرهای پیشنهادی نه تنها منعطف بوده و به لحاظ هزینه به صرفه هستند، بلکه برای طراحی و پیاده سازی دستگاه های تحمل کننده انرژی به ویژه سیستم های موبایل (سیار) مناسب نیز هستند.

Scaling is a key important arithmetic operation and is difficult to perform in Residue Number Systems (RNS). This paper proposes a comprehensive approach for designing efficient and accurate 2n RNS scalers for important classes of moduli sets that have large dynamic ranges. These classes include the traditional 3-moduli set, but the exponent of the power of two modulo is augmented by a variable value x (f2n 􀀀 1; 2n+x; 2n + 1g), and any extended set with an additional modulo m4 (f2n 􀀀 1; 2n+x; 2n + 1[;m4]g). The proposed approach embeds scaling into the formulation of the Chinese remainder theorem and the mixed radix system, and it exploits the properties of the target moduli sets to perform scaling explicitly in the RNS domain. This is accomplished by operating hierarchically on each channel without requiring reverse and forward conversions. Simple memoryless VLSI architectures are proposed based on the obtained formulations. The relative assessment indicates that not only are these architectures comprehensive and suitable for configurable systems, but they are also more efficient than the related state of the art in terms of both performance and energy. The experimental results obtained for a 90 nm CMOS ASIC technology show improvements in the area-delay product, normalized with respect to the dynamic range, of up to 57% and 146% with the proposed scalers for the augmented 3-moduli set (dynamic range of 4n 􀀀 1 bits) and an extended 4-moduli set (dynamic range of 6n bits), respectively. These improvements increase to 64:9% and 263% when the energy required per scaling is measured. The proposed scalers are not only flexible and cost-effective, but they are also suitable for designing and implementing energy-constrained devices, particularly mobile systems.