مقالات ترجمه شده

تجزیه و تحلیل مقایسه ای و طراحی ساختار سلولی حافظه آتوماتای سلولی نقطه ای کوانتومی

عنوان فارسی

تجزیه و تحلیل مقایسه ای و طراحی ساختار سلولی حافظه آتوماتای سلولی نقطه ای کوانتومی


عنوان لاتین

A comparative analysis and design of quantum-dot cellular automata memory cell architecture

مشخصات کلی

سال انتشار 2010
کد مقاله 2453
فرمت فایل ترجمه Word
تعداد صفحات ترجمه 10
نام مجله International Journal Of Circuit Theory And Applications
نشریه wileyonlinelibrary
درج جداول و شکل ها در ترجمه انجام شده است
جداول داخل مقاله ترجمه شده است

چکیده فارسی

نانوتکنولوژی آتوماتای سلولی نقطه ای کوانتومی (QCA) به دلیل بسته بندی های انبوه و مصرف کم توان، به عنوان بهترین کاندیدا برای سیستم حافظه محسوب می شود. این مقاله، اشکالاتی از ساختار حافظه قبلی QCA را بررسی می کند و سلول حافظه را بهبود می بخشد و با استفاده از دو سیگنال ساعت جدید و مدار فشرده ی خواندن / نوشتن سلول حافظه را که از طرح منطقه منظم ساعت استفاده می کند، بهبود می بخشد. طرح پیشنهادی با شبیه ساز اصلاح شده ی QCADesigner بررسی شده است و با توجه به اثر نویز مورد تحلیل قرار گرفته است. این طراحی، در مقایسه با طراحی حافظه قبلی، تنها مساحت کوچکی را اشغال کرده و عملکرد فوق العاده ای دارد. نشان داده شده است که مدارگان ساعت بسیار منظم است و به کارایی در پیاده سازی فیزیکی کمک می کند. مقایسه ها نشان می دهد که تأخیر خواندن / نوشتن طراحی پیشنهادی کاهش می یافته، تعداد کل سلول، سلول کنترل و مساحت طرح نیز کاهش می یابد (100٪)، و عملکرد آن در برابر نویز بار تصادفی ارائه شده است بهتر است.

چکیده لاتین

Quantum-dot cellular automata (QCA) nanotechnology is considered as the best candidate for memory system owing to its dense packages and low power consumption. This paper analyzes the drawbacks of the previous QCA memory architectures and improves memory cell that exploits regular clock zone layout by employing two new clocking signals and a compact Read/Write circuit. The proposed layout is verified with the modified QCADesigner simulator and is analyzed by considering the noise effect. This design, occupying only a fraction of the area compared with the previous memory design, has superior performance. It is shown that the clock circuitry is very regular, helping manufacturability for physical implementation. Comparisons show that Read/Write latency of the proposed design is mitigated, the overall cell number, control cell and layout area are reduced (100%), and its performance against random charge noise is presented to be better. Copyright  2010 John Wiley & Sons, Ltd.

خرید و دانلود ترجمه این مقاله:

جهت خرید این مقاله ابتدا روی لینک زیر کلیک کنید، به صفحه ای وارد می شوید که باید نام و ایمیل خود را وارد کنید و پس از آن روی دکمه خرید و پرداخت کلیک نمایید، پس از پرداخت بلافاصله به سایت بازگشته و می توانید فایل خود را دانلود کنید، همچنین لینک دانلود به ایمیل شما نیز ارسال خواهد شد.

دیدگاه ها

هیچ دیدگاهی برای این مقاله ثبت نشده است

ارسال دیدگاه

مقالات معتبر علمی از ژورنال های ISI