الگوریتم جایگذاری دارای جزئیات برای طراحی VLSI با سلول های استاندارد با ارتفاع دو ردیفه

قیمت: 43,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

الگوریتم جایگذاری دارای جزئیات برای طراحی VLSI با سلول های استاندارد با ارتفاع دو ردیفه

عنوان لاتین

Detailed Placement Algorithm for VLSI Design with Double-Row Height Standard Cells

الگوریتم های جایگذاری دارای جزئیاتِ مرسوم همگی فرض می کنند که سلول های استاندارد در طراحی دارای ارتفاع یکسان هستند. با این حال، با افزایش پیچیدگی ها و الزامات طراحی در طراحی VLSI مدرن، طراحی هایی با ترکیب سلول های استاندارد با ارتفاع تک ردیفه و دو ردیفه به منظور برطرف کردن چالش های طراحی سلول استانداردِ ظهور یافته، پا به عرصه وجود گذاشته اند. یک الگوریتم جایگذاری دارای جزئیات بدون در نظر گرفتن این سلول های دارای ارتفاع دو ردیفه، یا تعداد زیادی از ماکروها (موارد درشت (کلان)) را بررسی می کند یا حجم زیادی از ناحیه جایگذاری را، بسته به نوع تکنیک هایی که افراد از آنها برای سازگار کردن (توافق با) چنین سیستم هایی استفاده می کنند، هدر می دهد. این مقاله یک رویکرد جایگذاری جدید را ارائه می دهد که می تواند طراحی هایی با هر تعداد از سلول های استاندارد دارای ارتفاع دو ردیفه را مدیریت کند. ما طراحی با سلول های استاندارد با ارتفاع ترکیب شده را به طرحی تبدیل می کنیم که تنها شامل سلول های استاندارد با ارتفاع یکسان است و این کار را با جفت کردن سلول های دارای ارتفاع تک ردیفه به ارتفاع دو ردیفه، انجام می دهیم. سپس الگوریتم های جایگذاری دارای جزئیات مرسوم می توانند به کار گرفته شوند. به طور خاص، ما کاندیدهای جفت کردن سلول را با فرموله کردن یک مسئله انطباق وزن دار شده بیشینه، تولید می کنیم. یک زیر مجموعه از کاندیدهای جفت کردن سلول سپس به دقت برای شکل دادن سلول های دارای ارتفاع دو ردیفه، بر مبنای تراکم قطعه محلی، انتخاب می شوند. یک پروسه پالایش در انتها به منظور بهبود بیشتر کیفیت جایگذاری ما، اجرا می شود. ما رویکرد خود را با دو متد جایگذاری دارای جزئیات جایگزین روی طراحی های سنکرون و آسنکرون دارای ارتفاع ترکیب شده، مقایسه کردیم. نتایج آزمایشی نشان می دهند که رویکرد ما می تواند به کیفیت بسیار بهتر و قدرتمندی بیشتری، درست یابد.

Conventional detailed placement algorithms typically assume all standard cells in the design have the same height. However, as the complexity and design requirement increase in modern VLSI design, designs with mixed single-row height and double-row height standard cells come into existence in order to address the emerging standard cell design challenges. A detailed placement algorithm without considering these double-row height cells will either have to deal with a lot of movable macros or waste a significant amount of placement area, depending on what type of techniques people use to accommodate such design. This paper proposes a new placement approach which can handle designs with any number of double-row height standard cells. We transform design with mixed-height standard cells into one which only contains same height standard cells by pairing up single-row height cells into double-row height. Then conventional detailed placement algorithms can be applied. In particular, we generate cell pair candidates by formulating a maximum weighted matching problem. A subset of the cell pair candidates are then carefully selected to form double-row height cells based on the local bin density. A refinement procedure is performed at the end to further improve our placement quality. We compare our approach with two alternative detailed placement methods on mixed-height asynchronous and synchronous designs. The experimental results show that our approach can achieve much better quality and robustness