زمان بندی دسته بندی مربوط به وظایف سخت افزاری در سیستم های کامپیوتری قابل پیکربندی مجدد

قیمت: 41,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

زمان بندی دسته بندی مربوط به وظایف سخت افزاری در سیستم های کامپیوتری قابل پیکربندی مجدد

عنوان لاتین

Clustering scheduling for hardware tasks in reconfigurable computing systems

سیستم های کامپیوتری قابل پیکربندی مجدد بدلیل مشخصه های خیلی جذاب آنها در توان کم و دقت بالا بصورت گسترده در سطوح مختلفی استفاده شده است. ازینرو، چگونگی افزایش استفاده و بازده به جهت کاهش در زمان های بالاسری اجرا و پیکربندی مربوط به داده های مربوط به مقیاس بزرگ به عنوان چالش بزرگی برای سیستم های کامپیوتری قابل پیکربندی مجدد می باشد. در این مقاله، ما از گراف اکریلیکی مستقیم (DAG) برای بیان وظایف های مربوط به درخواست بکار گرفتیم. با بررسی های وظایف وابسته و محدودیت های منابعی که به اندازه ی کافی در مراجع مورد مطالعه قرار نگرفته است، ما دو استراتژی های زمان بندی دسته بندی برای کاهش مقدار زمان پیکربندی و اجرای درخواست ها پیشنهاد داده ایم، که منجر به افزایش در استفاده در دستگاه های آرایه ورودی میدانی قابل برنامه نویسی (FPGA): مورد اول استراتژی زمان بندی ابتکاری بوده و دیگری استراتژی زمان بندی دینامیکی برنامه نویسی می باشد. نتایج آزمایشگاهی نشان می دهد که استراتژی زمان بندی دینامیکی برنامه نویسی می تواند بصور قابل ملاحظه ایی تعداد پیکربندی ها را کاهش داده و در مقایسه با استراتژی زمان بندی ابتکاری، میزان استفاده از FPGA را ارتقا می دهد.

Reconfigurable computing systems have been used widely in various areas due to their attractive features in low-power and high-precision. However, how to increase utilization and throughput while reducing configuration and execution time overheads on large-scale data has become a great challenge for reconfigurable computing systems. In this paper, we employ a directed acyclic graph (DAG) to represent the tasks in an application. With considerations of task dependencies and resource constraints that are not sufficiently studied in literature, we propose two clustering scheduling strategies to reduce the number of configurations and the execution time of applications, while enhancing the utilization of field programmable gate array (FPGA) devices: One is a heuristic scheduling strategy and the other is a dynamic programming scheduling strategy. Experimental results indicate that our dynamic programming scheduling strategy can significantly reduce the number of configurations and improve the FPGA utilization, compared to the heuristic scheduling strategy