طراحی نوین ALU 1 بیت و 4 بیت مبتنی بر منطق برگشت پذیر

قیمت: 45,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

طراحی نوین ALU 1 بیت و 4 بیت مبتنی بر منطق برگشت پذیر

عنوان لاتین

A Novel Design of Reversible Logic based 1-Bit and 4-Bit ALU

در چند سال اخیر، مفهومی به نام منطق برگشت پذیر (RL) به دلیل چندین قابلیت آن مانند کاهش اتلاف توان توجهات بیش تری را به خود جلب کرده است. در حالت کلی، اتلاف بیشتر توان در طرح های دیجیتال توان پایین رخ می دهد. کاربردپذیری RL در چندین زمینه مانند طراحی CMOS توان پایین، محاسبه DNA، محاسبه ی پیشرفته، محاسبه ی کوانتومی، پردازش اطلاعات نوری و نانوتکنولوژی بسط یافته است. در حالت طرح های مدارهای دیجیتال سنتی، مقدار زیادی از اتلاف توان طی عملیات منطقی رخ می دهد که طبق آن برخی از بیت های اطلاعاتی پاک می شوند. در نتیجه به منظور جلوگیری از پاک شدن این بیت های اطلاعاتی، لازم است که گیت های منطقی طراحی شوند. در حالت کلی، در محاسبه ی برگشت پذیر، بیت های اطلاعاتی پاک نخواهند شد. این مفهوم محاسبه ی برگشت پذیر سرنخ طراحی گیت های RL را در اختیار قرار می دهد. واحد پردازش مرکزی (CPU) دارای یک بلوک ساختاری اساسی به نام واحد منطق جبری (ALU) می باشد. استفاده از ALU برگشت پذیر در یک سیستم محاسباتی می تواند بهینه سازی توان بالاتری ارائه دهد. تحقق عملیات جبری می تواند بوسیله ی انتخاب منطق کنترلی مناسب روی هر یک از متغیرهای ورودی موازی افزاینده انجام پذیرد. در این مقاله، ALU 1 بیت و 4 بیت با استفاده از RL ارائه شده است. ALU های طراحی شده روی دستگاه FPGA SPARTANG6 مورد تجزیه و تحلیل قرار گرفته است. عملکرد مکانیسم پیشنهادی با مکانیسم موجود دیگر با توجه به پارامترهایی مانند خروجی های زباله، تأخیر انتشار و هزینه ی کوانتوم مقایسه می شود.

n last few years, the concept called Reversible logic (RL) has received more attention because of its several abilities like minimizing the power dissipation. Generally, the more power dissipation will take place in low powered digital designs. The applicability of RL has extended in several areas like design of low power CMOS, DNA computing, advanced computing, quantum computing, processing of optical information and in nanotechnology. In case of traditional digital circuits designs the major amount of power loss take place during the logic operation by which some information bits will be erased. Thus, in order to protect this information bits from erasing; the logic gates are needed to be designed. Generally, in reversible computation the information bits will not be erased. This concept of reversible computation gives the hint for design of RL gates. The Central Processing Unit (or CPU) has got a fundamental building block called as Arithmetic logic Unit (or ALU). The use of reversible ALU in a computing system can offer higher power optimization. The realization of arithmetic operations can be done by adopting proper control logic over any one input variable parallel to adder. In this paper, 1 bit reversible and 4bit ALU is presented by using RL. The designed ALU's are analyzed over the FPGA SPARTAN6 device. The performance of the proposed mechanism is compared with other existing mechanism by considering the parameters like garbage outputs, propagation delay and quantum cost.