طراحی میکرو پردازنده RISC پنج مرحله ای 8 بیت پایپ لاین شده برای کابرد پلتفروم سنسوری

قیمت: 43,000 تومان

دانلود رایگان مقاله

خرید ترجمه مقاله

عنوان فارسی

طراحی میکرو پردازنده RISC پنج مرحله ای 8 بیت پایپ لاین شده برای کابرد پلتفروم سنسوری

عنوان لاتین

Design of an 8-Bit Five Stage Pipelined RISC Microprocessor for Sensor Platform Application

به خاطر پیشرفت درحال جریان در تکنولوژی معروف به اینترنت اشیاء ، دستگاه های مختلفی که از سنسورها استفاده میکنند علاقه زیادی را در حوضه تحقیق و کاربرد به سمت خود جلب نموده اند. ازاینرو، یک دستگاه مشخص که بتواند عملیات کلی را انجام دهد و بتواند داده های سنسور پلترفروم را که به میکروپردازنده ها مشهور هستند را پردازش کند نیز یک الزام میباشد. بعضی از پردازنده های دارای منظور مشترک را میتوان در یک پلتفرم سنسور یکپارچه نمود تا نیازهای پردازشی لازم را فراهم کند. این پردازنده ها طراحی شده اند تا چند کاربردی باشند و چندین کار را انجام دهند. هرچند، این پردازنده های هرکاره میتوانند کاملا گران باشند مخصوصا برای دستگاه هایی که برای انجام کاربردهای مشخصی طراحی شده اند، مانند پلتفرمهای سنسور. بنابراین، پردازنده های دارای کاربرد مشخص به عنوان راه حلی برای پردازنده های عملکرد بالا و مقرون به صرفه ظهور کردند. هدف اصلی این مقاله طراحی یک میکروپردازنده RISC پنج مرحله ای پایپ لاین شده 8 بیت برای کاربردهای پلتفرم سنسور میباشد. با جمع اوری تحقیقات مربوطه، ایجاد یک مدل تجویزی و ارزیابی معماریهای مختلف میکروپردازنده، پارامترها برای طراحی میکروپردازنده مشخص شناسایی شدند. آموزشهایی در مجموعه آموزشها با لحاظ کردن عاملیت، سرعت اجرا، و هزینه سخت افزار انتخاب شده است. پیاده سازی AISC از طریق دنبال کردن جریان طراحی دیجیتالی نیمه سفارشی ASIC از مشخصات RTL نوشته شده در Verilog HDL، تا تایید تابعی با استفاده از روش تایید جهانی (UVM)، تا ترکیب، و نهایتا تایید لیست ohgw سطح-گیت ، حاصل میشود. همچنین این طراحی از طریق FPGA برای تاید سخت افزاری آن نیز آزموده میشود. میکروپردازنده را میتوان با استفاده از یک اسمبلر متن باز برنامه ریزی نمود و در یک تکنولوژی فرایند 90nm با استفاده از ابزارهای سینوپسیس طراحی شده است.

Due to ongoing advancement in the technology known as the Internet of Things, different devices that utilize sensors have drawn a strong interest in the field of research and application in recent years. Hence, a specific device that could perform the overall operation and could process the data of the sensor platform known as microprocessor is also a requirement. Some existing general-purpose processors could be integrated in a sensor platform to provide the necessary processing needs. These processors are designed to execute multiple applications and perform multiple tasks. However, these general-purpose processors can be quite expensive especially for devices that are designed to perform specific tasks, such as sensor platforms. Therefore, application specific processors emerged as a solution for high performance and cost-effective processors. The main objective of this paper is to design an 8-bit five stage pipelined RISC Microprocessor for Sensor Platform applications. By gathering related researches, creating a prescriptive model and evaluating different microprocessor architectures, parameters for designing the specific microprocessor were identified. Instructions in the instruction set had been chosen by considering functionality, executing speed, and hardware cost. ASIC implementation is achieved through following the semi-custom ASIC digital design flow from RTL specification written in Verilog HDL, to functional verification using Universal Verification Methodology (UVM), to synthesis, and lastly verification of gate-level netlist. The design is also tested through FPGA for its hardware verification. The microprocessor can be programmed using an open source AVR assembler and is designed in a 90nm process technology using Synopsys tools.